Resumo: Este trabalho apresenta o desenvolvimento de um sistema de transmissão e recepção de dados com correção de erros, utilizando o código de Hamming (7,4) implementado em VHDL para síntese em FPGA. O objetivo é criar um kit educacional didático para mostrar a eficácia da correção de erros e a importância da sincronização com bits de overhead em comunicações digitais. O sistema utiliza uma sequência pseudoaleatória (PN) de (2^9)-1 bits gerada por um gerador PN, implementado por meio de um registrador de deslocamento com realimentação linear (LFSR), correspondendo aos bits de informação a serem transmitidos. O codificador Hamming transforma os bits na saída do gerador PN em palavras código, adicionando redundância para permitir a correção de erros no receptor. Os dados são organizados em quadros de 40 bits para transmissão, com bits de sincronização inseridos em posições específicas para possibilitar o processo de sincronização no receptor. O receptor processa a entrada serial vinda do canal de transmissão, identificando os bits de sincronização, para extração das palavras código recebidas, fornecendo-as ao decodificador de Hamming para correção de erros. A implementação destaca não apenas a relevância dos códigos de correção de erros e dos mecanismos de sincronização, mas também a viabilidade de sua aplicação em sistemas embarcados e didáticos Ver menos

Abstract: This project presents the development of a data transmission and reception system with error correction using the Hamming (7,4) code implemented in VHDL for FPGA synthesis. The objective is to create an educational kit to demonstrate the effectiveness of error correction and the importance of synchronization with overhead bits in digital communications. The system uses a (2^9)-1 bit pseudo-random (PN) sequence generated by a PN generator, implemented through a linear feedback shift register (LFSR), corresponding to the information bits to be transmitted. The Hamming encoder transforms the bits from the PN generator into codewords, adding redundancy to enable error correction at the receiver. The data is organized into 40-bit frames for transmission, with synchronization bits inserted at specific positions to facilitate the synchronization process at the receiver. The receiver processes the serial input from the transmission channel, identifying the synchronization bits for extracting the received codewords and providing them to the Hamming decoder for error correction. The implementation highlights not only the relevance of error correction codes and synchronization mechanisms but also the feasibility of their application in embedded and educational systems Ver menos