



UNIVERSIDADE ESTADUAL DE CAMPINAS  
Faculdade de tecnologia

EDUARDO BATISTÃO

DESENVOLVIMENTO DE UM SISTEMA DE AQUISIÇÃO DE SINAIS CEREBRAIS  
DE BAIXO CUSTO UTILIZANDO PLATAFORMA DE CÓDIGO ABERTO

LIMEIRA  
2019

EDUARDO BATISTÃO

DESENVOLVIMENTO DE UM SISTEMA DE AQUISIÇÃO DE SINAIS CEREBRAIS  
DE BAIXO CUSTO UTILIZANDO PLATAFORMA DE CÓDIGO ABERTO

Dissertação apresentada à Faculdade de  
Tecnologia da Universidade Estadual de  
Campinas como parte dos requisitos exigidos  
para a obtenção do título de Mestre em  
Tecnologia, na área de sistemas de  
informação e comunicação

Orientadora: PROFA. DRA. TALÍA SIMÕES DOS SANTOS XIMENES

ESTE TRABALHO CORRESPONDE À  
VERSÃO FINAL DISSERTAÇÃO  
DEFENDIDA PELO ALUNO EDUARDO  
BATISTÃO, E ORIENTADO PELA  
PROFA. DRA. TALÍA SIMÕES DOS  
SANTOS XIMENES.

LIMEIRA  
2019

Ficha catalográfica  
Universidade Estadual de Campinas  
Biblioteca da Faculdade de Tecnologia  
Erica Cristina de Carvalho Mansur - CRB 8/6734

B32d      Batistão, Eduardo, 1986-  
Desenvolvimento de um sistema de aquisição de sinais cerebrais de baixo custo utilizando plataforma de código aberto / Eduardo Batistão. – Limeira, SP : [s.n.], 2019.

Orientador: Talía Simões dos Santos Ximenes.  
Dissertação (mestrado) – Universidade Estadual de Campinas, Faculdade de Tecnologia.

1. Interfaces cérebro-computador. 2. Eletroencefalografia. 3. Microcontroladores. 4. Mapeamento cerebral. I. Santos, Talía Simões dos, 1980-. II. Universidade Estadual de Campinas. Faculdade de Tecnologia. III. Título.

Informações para Biblioteca Digital

**Título em outro idioma:** Development of a low cost brain signal capture system using the open source platform

**Palavras-chave em inglês:**

Brain-Computer interfaces

Electroencephalography

Microcontroller

Brain mapping

**Área de concentração:** Sistemas de Informação e Comunicação

**Titulação:** Mestre em Tecnologia

**Banca examinadora:**

Talía Simões dos Santos Ximenes [Orientador]

Vicente Idalberto Becerra Sablon

Edson Luiz Ursini

**Data de defesa:** 29-11-2019

**Programa de Pós-Graduação:** Tecnologia

**Identificação e informações acadêmicas do(a) aluno(a)**

- ORCID do autor: <https://orcid.org/0000-0002-8744-4899>

- Currículo Lattes do autor: <http://lattes.cnpq.br/9499627575260238>

## **FOLHA DE APROVAÇÃO**

Abaixo se apresentam os membros da comissão julgadora da sessão pública de defesa de dissertação para o Título de Mestre em Tecnologia na área de concentração de sistemas de informação e comunicação, a que submeteu o aluno Eduardo Batistão, em 29 de Novembro de 2019 na Faculdade de Tecnologia - FT/ UNICAMP, em Limeira/SP.

**Profa. Dra. Talía Simões dos Santos Ximenes**

Presidente da Comissão Julgadora

**Prof. Dr. Vicente Idalberto Becerra Sablon**

UNIMEP

**Prof. Dr. Edson Luiz Ursini**

FT/UNICAMP

Ata da defesa, assinada pelos membros da Comissão Examinadora, consta no SIGA/Sistema de Fluxo de Dissertação/Tese e na Secretaria de Pós-Graduação da FT.

## DEDICATÓRIA

Dedico este trabalho à memória do meu querido pai Odaír Batistão que tanto confiava em meu potencial.

## **AGRADECIMENTOS**

Agradeço primeiramente a Deus por ter me proporcionado saúde física e mental no decorrer dessa caminhada. À minha orientadora Profa. Dra. Talía Simões dos Santos Ximenes pela amizade e conhecimentos compartilhados, à minha esposa Camila e filhos Miguel e Melissa por serem meu combustível diário, ao meu irmão Elton, aos meus pais Odair e Idelma por me incentivar e confirmar em meu potencial, ao meu amigo Luis Ricardo de Oliveira pelo suporte no desenvolvimento dos circuitos eletrônicos. Por fim agradeço a toda equipe da Faculdade de Tecnologia da Unicamp no qual possibilitou meu sonho se tornar realidade.

O presente trabalho foi realizado com apoio da Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Brasil (CAPES) – Código de Financiamento 001.

## RESUMO

O uso do cérebro como interface de comunicação com o mundo externo é uma área de estudo extremamente relevante dada as suas possibilidades. Esse tipo de comunicação faz uso de equipamentos específicos denominados eletroencefalogramas, e tem por finalidade: coletar, amplificar e condicionar cerebrais a partir do couro cabeludo. A complexidade na sua construção e características desses sinais requer o uso de componentes eletrônicos específicos, muito deles importados, atrelando ao projeto custos com importação e valor de moeda internacional. Diante disso, esse trabalho teve por objetivo construir um sistema de aquisição de sinais cerebrais, utilizando plataforma de programação física e componentes de baixo custo. Esse sistema foi denominado de FT-Signals e resultou em um sistema de aproximadamente 79% mais em conta que os sistemas comerciais.

**Palavras-chaves:** Interfaces cérebro-computador, Eletroencefalografia, Microcontrolador, Mapeamento cerebral.

## **ABSTRACT**

The use of the brain as a communication interface with the outside world is an extremely relevant area of study given its possibilities. This type of communication makes use of specific equipment called electroencephalograms, and its purpose is to collect, amplify and condition the brain from the scalp. The complexity in their construction and characteristics of these signals requires the use of specific electronic components, much of them imported, linking the project with import costs and international currency value. Therefore, this work aimed to build a brain signal acquisition system, using physical programming platform and low cost components. This system was called FT-Signals and resulted in a system approximately 79% more affordable than commercial systems.

**Keywords:** Brain-computer interfaces, Electroencephalography, Microcontroller, Brain mapping.

## LISTA DE ILUSTRAÇÕES

Figura 1 – Estágios do processo de pré-processamento. ....	15
Figura 2 - Disposição dos eletrodos no padrão 10-20 com suas respectivas proporções de equidistância e identificação.....	18
Figura 3 - Relação entre configuração de eletrodos diferencial (A) e referencial (B). .....	19
Figura 4 - Amplificador de instrumentação com três amplificadores operacionais. ...	22
Figura 5 - Esquema de encapsulamento do amplificador de instrumentação INA111. .....	23
Figura 6 - Diagrama de blocos dos conversores A/D ideais.....	24
Figura 7 - Aparecimento do evento aliasing em sinal com baixa amostragem.....	25
Figura 8 - Diagrama de bloco dos conversores ADS1115. ....	27
Figura 9 - Circuito com módulos descritos (A) e circuito com módulos montados para uso (B).....	37
Figura 10 - Circuito pré-amplificador com configuração de ganho de 102.5. ....	38
Figura 11 - Circuito condicionador passa faixa de 0,31Hz até 31 Hz. ....	39
Figura 12 - Gráfico de resposta em frequência. ....	40
Figura 13 - Osciloscópio virtual. ....	41
Figura 14 - Circuito de amplificação de ajuste.....	42
Figura 15 - Sequência de atividades de envio e recepção de pacote de dados. ....	44
Figura 16 - Exibição dinâmica de valores adquiridos. ....	45
Figura 17 - Arquivos de aquisição gerados pelo sistema. ....	46
Figura 18 - Abertura de arquivos de dados coletados.....	47
Figura 19 - Resposta em frequência utilizando configurações iniciais (A), Resposta em frequência após ajustes do filtro (B). ....	49
Figura 20 - Sinal de 1Hz com implementação de filtro (A), e Sinal de 1Hz sem implementação de filtro (B).....	51
Figura 21 - Atuação do filtro passa alta e aparecimento precoce do artefato aliasing. .....	52

## LISTA DE TABELAS

Tabela 1 - Relação de identificação das ondas, frequência e localização dos eletrodos.....	20
Tabela 2 - Valores do Rg para ganho desejado.....	24
Tabela 3 - Especificações dos principais tipos de Arduinos.....	31
Tabela 4 - Tabela de valores de componentes. ....	53

## LISTA DE ABREVIATURAS E SIGLAS

A/D - Analógicos Digitais

AFE - *Analog Front End*

Ag/AgCl - Prata / Cloreto de Prata

BCI - Brain Computer Interface

CMRR - *Common Mode Rejection Ratio*

ECG - Eletrocardiograma

EEG - Eletroencefalograma

EMG - Eletromiograma

IP - *Internet Protocol*

LAN - *Local Area Network*

PA - Potencial de ação

PCB - *Printed Circuit Board*

PPS - Potencial Pós-sináptico

RC - Resistor-Capacitor

SMD - *Surface Mount Device*

SPS - *Samples Per Seconds*

TCP - *Transmission Control Protocol*

UDP - *User Datagram Protocol*

USB - *Universal Serial Bus*

## SUMÁRIO

CAPÍTULO 1 - INTRODUÇÃO .....	14
1.1 - Justificativa .....	15
1.2 - Objetivos .....	15
1.3 – Organização do trabalho .....	16
CAPÍTULO 2 - FUNDAMENTAÇÃO TEÓRICA.....	17
2.1 – Eletroencefalografia (EEG) .....	17
2.1.1 - A origem dos sinais .....	17
2.1.2 - Disposição dos eletrodos.....	18
2.1.3 - Ritmos das ondas cerebrais .....	19
2.2 - Aspectos relevantes na construção de sistemas EEG.....	20
2.2.1 - Amplificadores operacionais de instrumentação .....	21
2.2.2 - Conversores Analógico / Digital.....	24
2.3 Filtragem de sinais .....	27
2.3.1 Filtro passa-baixa.....	28
2.3.2 Filtro passa-alta .....	29
2.4 - Plataformas de computação física.....	29
2.4.1 - Arduino .....	30
2.5 – Interfaces de comunicação .....	31
2.5.1 - Comunicação Ethernet .....	32
2.5.2 - Comunicação Wi-Fi .....	32
2.5.3 - Comunicação Bluetooth.....	33
2.5.4 - Comunicação socket .....	33
2.5.5 - Protocolo orientado a conexão .....	34
2.5.6 - Protocolo não orientado a conexão .....	34
CAPÍTULO 3 - METODOLOGIA.....	36
3.1 - Pré-amplificação .....	37
3.2 - Condicionamento dos sinais .....	38
3.3 - Amplificação de ajuste .....	41
3.4 - Conversão A/D.....	42
3.5 - Transmissão dos pacotes de dados .....	43

3.6 - Sistema de plotagem e armazenamento de leituras .....	44
CAPÍTULO 4 - RESULTADOS E DISCUSSÕES .....	48
4.1 - Construção e testes de versões de hardware.....	48
4.2 - Considerações quanto ao software proposto.....	51
4.3 - Custo com matéria-prima para construção do sistema de aquisição de sinais .....	52
CAPÍTULO 5 - CONCLUSÕES .....	54
5.1 - Trabalhos futuros .....	55
REFERÊNCIAS BIBLIOGRÁFICAS .....	56


## CAPÍTULO 1 - INTRODUÇÃO

O cérebro é um órgão extremamente complexo e vem cada dia mais despendendo esforços de pesquisadores para entender melhor o seu funcionamento; parte desse esforço é motivado pela possibilidade de poder comunicar o cérebro com o mundo externo. Esse novo tipo de comunicação vem sendo utilizado nos mais diversos tipos de aplicações, que vai desde acessibilidade de pessoas com deficiências motoras graves até *games* controlados por cérebro. Sistemas de rastreamento ocular e comando por voz são opções para tais aplicações, no entanto, exigem mínimas atividades motoras (OSSMY et al., 2011).

Pessoas com limitações motoras graves, por exemplo, que muitas vezes não conseguem nem mesmo movimentação do seu globo ocular, tão pouco produzir sinais sonoros, mas conseguem estimular seu cérebro com intenções. As intenções em movimentar um membro, por exemplo, geram variações em seus sinais cerebrais que podem ser interceptados e classificados, e a partir daí, executar determinada ação. A tecnologia utilizada para realizar esse procedimento é conhecida como BCI (*Brain Computer Interface*).

Os sistemas BCIs são usados para interceptar os sinais bioelétricos do sistema nervoso central. Do ponto de vista computacional esse tipo de sistema possui como entrada (sinais das atividades neurais), processamento (filtros e classificações) e saída (comandos ao mundo externo). Os sinais utilizados na tecnologia BCI, são coletados através do couro cabeludo por meio dos sistemas EEG (eletroencefalograma) (COHEN, 2000).

Os sistemas EEG são divididos em dois grupos: os intracranianos e os extracranianos. Este trabalho faz referência ao segundo grupo que se caracteriza como não invasivo. Esse método tem grandes benefícios sendo o maior deles, evitar riscos de infecções causadas pelas cirurgias. No entanto, esse método é extremamente suscetível a ruído e a amplitude do sinal coletado é muito baixa, na ordem de micro volts. Devido essas características, os sistemas de aquisições de sinais devem contar com um estágio de pré-processamento, que são compostos pelos seguintes estágios: aquisição, amplificação e filtragem, apresentados na Figura 1.



**Figura 1** – Estágios do processo de pré-processamento.

Fonte: Autoria própria (2018).

## 1.1 - Justificativa

Os sistemas EEGs possuem alto valor agregado, isso se dá pela sua complexidade de construção e alto custo com componentes eletrônicos. Além do custo, muitas vezes os sistemas EEG são limitados a um tipo de aplicação, como por exemplo, exames clínicos. Por conta disso, foi idealizada a construção de um sistema EEG de baixo custo, utilizando plataformas de hardware *open source* e código totalmente aberto para ser utilizado por qualquer tipo aplicação.

## 1.2 - Objetivos

Este trabalho tem como objetivo geral a construção de um sistema de aquisição de sinais EEG extracraniano de baixo custo, utilizando plataforma de hardware *open source* e interface de aquisição aberta, para que possa ser utilizado para qualquer tipo de aplicação.

Especificamente pretende-se desenvolver:

- Circuito para aquisição, amplificação de biosinais.

- Circuito amplificador com componentes de baixo custo.
- *Firmware* para aquisição e transmissão dos sinais via comunicação Ethernet.
- Desenvolvimento de sistema para plotagem e armazenamento dos sinais obtidos para trabalhar tanto de forma *on-line* quando *off-line*.

### **1.3 – Organização do trabalho**

Este trabalho está dividido em cinco capítulos. O primeiro tem como objetivo contextualizar e justificar o uso da comunicação BCI com interface de comunicação aberta, para que possa ser aplicada a qualquer área do conhecimento. Ainda nesse capítulo, também é apresentado o que se pretende desenvolver com esse estudo.

No segundo capítulo, são explorados os conceitos teóricos e técnicos inerentes ao desenvolvimento do projeto.

No Capítulo 3 são apresentados os materiais e métodos utilizados, que inicialmente se deu pela revisão bibliográfica e evoluiu-se para a experimentação prática.

No quarto capítulo foram apresentados os resultados alcançados, elencando os testes efetuados, alguns deram certo e outros não. Por meio dos testes nos quais os resultados não deram certo, foi possível corrigir o erro.

No quinto e último capítulo, foi apresentada a conclusão do estudo e quais as futuras linhas de pesquisa que esse trabalho poderá contribuir.

## **CAPÍTULO 2 - FUNDAMENTAÇÃO TEÓRICA**

### **2.1 – Eletroencefalografia (EEG)**

A eletroencefalografia é a técnica de captação de sinais elétricos gerados pelos potenciais sinápticos por meio de eletrodos que são afixados no couro cabeludo (escalpo). Os sistemas de EEG podem trabalhar de forma referencial ou diferencial e seus sinais variam em frequência na faixa de 0,5 a 30 Hz e em amplitude entre 5 e 300  $\mu\text{V}$  (CARVALHO, 2008).

#### **2.1.1 - A origem dos sinais**

Sabe-se que o cérebro é o principal órgão do sistema nervoso central, ele conta com aproximadamente 85 bilhões de neurônios (HERCULANO-HOUZEL, 2009), que interligados executam funções vitais do organismo. Dentre elas, manutenção do sistema respiratório, manutenção do sistema cardíaco, aprendizagem, memorização, reflexos e atitudes instintivas (FRACKOWIAK et al., 2004).

Nosso corpo gera milhões de bits por minutos representando informações provenientes de inúmeros sensores e órgãos espalhados pelo nosso corpo. Esses bits são encaminhados diretamente ao nosso sistema nervoso central através da comunicação entre neurônios (HALL, GUYTON, 2011).


A comunicação entre os neurônios são chamadas de sinapses. Caso ele seja responsável pelo envio de informação é denominado pré-sináptico, caso ele receba a informação é denominado pós-sináptico. Entre eles existe uma fenda na qual ocorre o evento denominado impulso nervoso (ARGOUD, 2001).

As descargas elétricas geradas e conduzidas pelos neurônios relacionam-se com o potencial de ação (PA) e o potencial pós-sináptico (PPS), o somatório desses potenciais formam os sinais que são coletados pelos sistemas de Eletroencefalograma (SILVA, 2010).

### 2.1.2 - Disposição dos eletrodos

Os eletrodos são colocados em contato com o couro cabeludo (escalpo) através de um gel condutor. São construídos de materiais altamente condutores, na maioria das vezes, prata / cloreto de prata (Ag/AgCl) e têm como característica não serem polarizados e serem de baixo custo (NEUMAN, 1992).

A fim de padronizar a disposição dos eletrodos no escalpo, foi criado um padrão internacional denominado 10-20. Esse sistema conta com 21 eletrodos onde dois deles são utilizados como referência “nasion” (localizado no topo do nariz entre as sobrancelhas) e “inion” (base do crânio atrás da cabeça), como podem ser vistos na Figura 2. A partir desses pontos os demais eletrodos são distribuídos no perímetro do crânio utilizando a proporção de 10% e 20%. Para a identificação de cada eletrodo utilizam-se dois dígitos, onde o primeiro faz referência ao lóbulo cerebral (F - frontal, C - central, P - parietal, O - occipital) e o segundo representa números do lado direito (pares) e esquerdo (ímpares) (MALMIVUO & PLONSEY, 1995).




**Figura 2** - Disposição dos eletrodos no padrão 10-20 com suas respectivas proporções de equidistância e identificação.

Fonte: (adaptada de MALMIVUO & PLONSEY, 1995).

O padrão internacional de disposição de eletrodos 10-20 foi criado para servir de referência. No entanto, existem diversos outros modelos derivados dele, tais como o 10-10, que divide os espaços entre os eletrodos em 10%, aumentando a quantidade de eletrodos para 81. Atualmente é possível encontrar sistemas de aquisição de sinais EEG com 320 eletrodos utilizando o padrão 10-5 (JURCAK et al., 2007).

Os eletrodos podem ser utilizados em duas configurações diferentes: na configuração diferencial, um par de eletrodos é ligado em uma área de interesse e o sinal coletado é a diferença de potencial entre os dois eletrodos, como pode ser visto na Figura 3 (A). Na configuração referencial, um eletrodo é ligado em uma posição com pouca atividade elétrica, podendo ser no lóbulo da orelha ou no queixo e o outro eletrodo ligado na área de interesse de estudo, como pode ser visto na Figura 3 (B) (CARVALHO, 2008).



**Figura 3** - Relação entre configuração de eletrodos diferencial (A) e referencial (B).

Fonte: (adaptado de MALMIVUO & PLONSEY, 1995).

### **2.1.3 - Ritmos das ondas cerebrais**

As informações extraídas dos sinais de EEG estão totalmente relacionadas com a frequência gerada. Elas são classificadas em faixas e podem ser encontradas em regiões específicas do lóbulo cerebral, cada faixa de frequência possui suas nomenclaturas, posição do eletrodo e condições para surgimento. A Tabela 1 mostra as faixas de frequência, posições dos eletrodos e condições de cada onda.

**Tabela 1** - Relação de identificação das ondas, frequência e localização dos eletrodos.

Fonte: (adaptado de CARVALHO, 2008)

Onda	Frequência Hz	Posição do eletrodo	Condição
Alfa	8 a 13	Região parietal e occipital	Adulto em repouso acordado, porém de olhos fechados.
Beta	13 a 22	Região parietal e frontal	Em qualquer idade no estado acordado.
Teta	4 a 8	Nas regiões parietais, temporais	Frequente em crianças, sono inicial, estresse emocional em Adultos.
Delta	0,5 a 4	Todas as regiões	Doenças graves do cérebro, sono profundo, em crianças.

Dentro da faixa de ritmos alfa encontram-se as frequências denominadas MU. Elas são de extrema importância para estudos relacionados à imaginação de movimento e variam entre 8 e 11 Hz. Examinando a região do córtex central, a amplitude do seu sinal varia de acordo com o movimento do indivíduo. No sistema de distribuição de eletrodos 10-20, o sinal MU é mais facilmente encontrado nos eletrodos denominados C3 e C4 (TATUM et al., 2008).

## 2.2 - Aspectos relevantes na construção de sistemas EEG

Os sinais adquiridos pelos sistemas EEG podem variar de 5 a 300  $\mu$ V em amplitude e de 0,5 a 30 Hz em frequência (CARVALHO, 2008). Outro fator a ser levado em consideração na construção de sistemas EEG é a possível interferência de ruídos no sinal. Os ruídos podem ser originados pelo próprio paciente (ECG, EMG, pulsação arterial, movimentação dos olhos), pela má fixação dos eletrodos no escalpo, e por fontes externas de ruídos (60 Hz da rede elétrica, máquinas de raio-X, lâmpadas fluorescentes) (CARVALHO, 2008). Para atenuar interferências externas nos sinais coletados, são utilizadas técnicas de condicionamento de sinais, que consiste em filtrar faixas de frequências ruidosas para que sejam rejeitadas durante o processo de aquisição (COHEN, 2000).

De acordo com Nuwer (1998), é recomendado que sistemas EEGs possuam pelo menos 24 canais, taxa de amostragem de no mínimo 200 amostras por segundo, filtros de banda passante de 0,16 a 70 Hz e filtros *notch* de 50 / 60Hz.

Os sistemas de aquisição de EEG por si só são responsáveis pela aquisição e pré-processamento dos sinais. No entanto, para que possam expandir suas aplicações, a maioria dos sistemas de EEG, disponibilizam interfaces de comunicação com computadores, tendo em vista os computadores disponibilizarem programas e algoritmos próprios para extração de informações.


### **2.2.1 - Amplificadores operacionais de instrumentação**

O sinal adquirido pelo eletrodo precisa ser amplificado de 20 a 30.000 vezes antes de ser convertido em digital. Além disso, deve conter alta impedância diferencial de entrada (na ordem de  $10^9$ ) e alta taxa de rejeição de modo comum (acima de 100 dB). Amplificadores quando projetados para trabalharem com biopotenciais, são naturalmente denominados de amplificadores de biopotenciais (ADUR, 2008).

No mercado existem diversos amplificadores de biopotenciais, o AFE (*Analog Front End*) ADS1299, talvez seja um dos mais populares componentes para esse fim, pois além de atender plenamente todos os requisitos especificados na construção dos sistemas EEGs, ou seja, na amplificação e conversão analógica digital (A/D), está encapsulado em um único chip. Essa característica reduz drasticamente ruídos eletromagnéticos, tamanho e complexidade do circuito (TEXAS INSTRUMENTS, 2017).

Uma opção equivalente a esse chip são amplificadores de instrumentação associados a conversores A/D e filtros analógicos, no qual é possível amplificar sinais na ordem de 10 mil vezes com um custo 20% menor.

De acordo com Neuman (1998), citado por ADUR (2008), esse tipo de aplicação requer o uso de amplificadores de instrumentação de três amplificadores, como pode ser visto na Figura 4. Amplificadores com essas configurações apresentam alta impedância de entrada e alta rejeição de modo comum.



**Figura 4** - Amplificador de instrumentação com três amplificadores operacionais.

Fonte: (ADUR, 2008).

Segundo Jung (2005), para calcular a tensão de saída ( $V_{out}$ ) e ganho ( $G$ ) desse tipo de amplificador, são propostas as equações (1) e (2), respectivamente.

$$V_{out} = \left(1 + \frac{2R_1}{R_g}\right) \cdot \frac{R_3}{R_2} \cdot (V_{in-} - V_{in+}) + V_{ref}$$

(1)


Se  $R_2 = R_3$ , então:

$$G = 1 + \frac{2R_1}{R_g}$$

(2)

O resistor  $R_g$  é responsável por selecionar o ganho total do amplificador, ele pode estar encapsulado no chip ou não, dependendo do modelo do amplificador. Outra característica importante nessa topologia é a taxa de rejeição do modo comum (CMRR), os sinais de modo comum são amplificados apenas por um fator de 1, independentemente do ganho (JUNG, 2005).

Os amplificadores de instrumentação INA111 da TEXAS INSTRUMENTS possuem bom custo benefício (em torno de \$ 12), eles seguem o mesmo conceito de topologia, contendo três amplificadores internos, conforme é mostrado na Figura 5.



**Figura 5** - Esquema de encapsulamento do amplificador de instrumentação INA111.

Fonte: (Adaptado de TEXAS INSTRUMENTS, 2018b).

Os amplificadores INA111 atendem os requisitos preliminares para amplificação dos sinais de EEG, possuem o resistor de ganho ( $R_g$ ) externo, que dependendo de seu valor pode variar o ganho do amplificador de 1 a 10000. A equação (3) é proposta para o cálculo de ganho a ser utilizado neste trabalho (TEXAS INSTRUMENTS, 2018b).

$$G = 1 + \frac{50k}{R_g}$$

(3)

A variação do  $R_g$  calculado pode ser ajustada em 1% para encontrar valores de resistores comerciais como pode ser verificado na Tabela 2.

**Tabela 2** - Valores do  $R_G$  para ganho desejado.


Fonte: (adaptado de TEXAS INSTRUMENTS, 2018b).

<b>Ganho Desejado</b>	<b><math>R_G</math> Calculado</b>	<b>Ajuste de 1% <math>R_G</math></b>
1	Sem Valor	Sem Valor
2	50.00k	49.9k
5	12.50k	12.4k
10	5.556k	5.62k
20	2.632k	2.61k
50	1.02k	1.02k
100	505.1	511
200	251.3	249
500	100.2	100
1000	50.05	49.9
2000	25.01	24.9
5000	10.00	10
10000	5.001	4.99

### 2.2.2 - Conversores Analógico / Digital

Como o próprio nome diz, os conversores A/D têm por finalidade converter um sinal contínuo no tempo, em sinais discretos no tempo, quantizado em números finitos inteiros.

Os conversores considerados ideais são compostos por quatro estágios: filtro *anti-aliasing*, amostrador, quantizador e um codificador, conforme exibido no diagrama de blocos da Figura 6 (MALOBERTI, 2007).


**Figura 6** - Diagrama de blocos dos conversores A/D ideais.

Fonte: (Adaptado de MALOBERTI, 2007).

De forma simplificada, o filtro *anti-aliasing* descarta as bandas de baixa frequência que prejudicam a classificação do sinal coletado.

No próximo estágio, o amostrador coleta os valores em intervalo de tempo contínuo, ele pode ser coletado de forma uniforme ou não. Logo após, o quantizador transforma os valores quantizados de amplitudes contínuas para valores discretos e, por fim, o codificador transforma os valores discretos em valores binários, para que possam ser utilizados pelos processadores.

O teorema da amostragem proposta por Nyquist (NYQUIST, 1928), diz que a frequência de amostragem (taxa de amostragem) utilizada nos conversores A/D, precisa ser no mínimo o dobro da maior frequência adquirida. Caso essa condição não seja satisfeita, poderá ocorrer um evento chamado *aliasing* no sinal como pode ser visto na Figura 7, que comprometerá sua reconstrução. Vale lembrar que quanto maior a taxa de amostragem, melhor é sua reconstrução.



**Figura 7** - Aparecimento do evento *aliasing* em sinal com baixa amostragem.

Fonte: (Adaptado de MALOBERTI, 2007).

A entrada analógica ( $V_{IN}$ ) é normalizada em relação a uma referência  $V_{REF}$ , e a relação é convertida em uma palavra digital,  $B_{OUT}$ , de  $N$  bits contendo  $B_1, B_2, B_N$ . Sob condições ideais, ignorando-se o ruído e imperfeições nos componentes, a relação entre  $V_{IN}$  e  $V_{REF}$  é tida como a equação 4:

$$B_{out} = B_1 \cdot 2^{-1} + B_2 \cdot 2^{-2} + \dots + B_N \cdot 2^{-N} = \frac{V_{IN} + V_q}{V_{REF}}$$

(4)

Na relação demonstrada pela equação 4, o erro de quantização devido ao número finito de bits utilizado na conversão é representado por  $V_q$ . Tal erro é inerente ao processo e pode ser reduzido por meio do aumento de  $N$  ou da redução de  $V_{REF}$  (GREGORIAN, 1999).

Na tecnologia de conversão, o final de escala é independente do número de bits de resolução. Quando os bits com os respectivos pesos são somados estes formam um número com  $2^N$  valores quaisquer, variando de 0 a  $(1 - 2^{-N})$  do valor final de escala. Binários inteiros podem ser interpretados como binários fracionados se todos os valores inteiros forem divididos por  $2^N$  (KESTER, 2005).


De acordo com NUWER et al. (1998) o sinal a ser adquirido deve ser de no mínimo 200 amostras por segundo, o que de acordo com o teorema de Nyquist, o sistema de aquisição poderá remontar frequências de no máximo 100 Hz.

Além da taxa de amostragem, outra característica muito importante na modelagem de um sistema de aquisição de sinais de EEG, é a resolução dos conversores A/D. Essa característica está totalmente relacionada aos detalhes dos artefatos das ondas cerebrais. Eletroencefalogramas comerciais utilizam conversores analógicos digitais com resolução mínima de 12 bits. No entanto, quanto maior a resolução melhor será a aquisição dos pequenos artefatos dos sinais (NUWER, 1998).

No mercado existem diversas opções de conversores A/D, onde seu custo está intimamente relacionado à sua velocidade de aquisição (taxa de amostragem) e sua resolução (quanto maior mais caro). Os conversores da linha ADS 111X, possuem ótimo custo benefício e atendem os requisitos dos sistemas de EEG, possuem taxa de amostragem de 860 amostras por segundo com resolução de 16 bits. Nas versões ADS 1114 e 1115 é adicionado o recurso de ganho programável (PGA) de  $\pm 256$  mV a  $\pm 6,144$  V, amplificando o sinal em até 6 vezes (TEXAS INSTRUMENTS, 2018a).

No diagrama de blocos da Figura 8 é possível detectar as principais características dos conversores ADS1115, que conta com 4 canais (AIN0, AIN1, AIN2, AIN3), que podem ser “chaveados” para trabalhar de forma diferencial ou referencial, esse chip conta também com um módulo PGA que disponibiliza o ganho de  $\pm 256$  mV a  $\pm 6,144$  V, para então passar pelo módulo de conversão A/D. Ainda no diagrama é possível visualizar o módulo de comunicação I2C, nele é possível realizar todas as configurações citadas por meio de instruções específicas contidas

em seu *datasheet*. Os módulos ADS1115 podem ser usados em conjunto de até 4 chips em um único barramento I2C, totalizando então até 16 canais (TEXAS INSTRUMENTS, 2018a).



**Figura 8** - Diagrama de bloco dos conversores ADS1115.

Fonte: (adaptado de TEXAS INSTRUMENTS, 2018a).

### 2.3 Filtragem de sinais

A filtragem de sinais é a técnica de desprezar faixas de frequências na qual não pertencem ao sinal de estudo. Suas configurações e técnicas possuem diversas variações, nas quais cada uma é mais indicada para determinado uso.

Os filtros passivos são compostos pela associação de resistores, capacitores e indutores e se caracterizam pela simplicidade de construção, baixo custo e eficiência. Neste tipo de filtro, o posicionamento destes componentes resulta em diferentes respostas em frequência. Por isso, cada filtro projetado é válido somente para a carga utilizada em seu dimensionamento. Quaisquer variações de carga influenciam na eficácia operacional deste.

Capacitores e indutores são componentes que possuem características diversas daquelas observadas em resistores, por exemplo. Sendo o resistor responsável por dissipar energia, o capacitor e indutor são capazes de armazená-la (ALEXANDER; SADIKU, 2007).

A impedância de capacitores e indutores não é fixa, independentemente da frequência de operação, ao contrário dos resistores. Suas reatâncias variam de acordo com a frequência de operação do circuito, e por se tratarem de impedâncias complexas, estas influenciam na fase do sinal a que estão submetidas (ALEXANDER; SADIKU, 2007).

Dentre as técnicas de verificação de associação de componentes na qual resulta em uma frequência operacional, está o diagrama de Bode do sistema (LATHI, 1998). É possível prever qual o ganho e desvio de fase que o sinal que atravessar esse sistema terá, de acordo com a frequência a que estiver submetida, através da análise do diagrama de Bode do sistema linear formado por essa associação.

### **2.3.1 Filtro passa-baixa**

Filtros passa-baixa são constituídos por um circuito “RC-Série” em que a tensão de saída é a do capacitor.

Para ondas senoidais de baixa frequência, a reatância capacitiva assume valores altos em comparação ao valor da resistência. Dessa maneira a tensão de saída será praticamente igual à tensão de entrada. Para frequências altas, a reatância capacitiva assume valores baixos em comparação com o valor da resistência, atenuando a tensão de saída para um valor praticamente nulo. Dessa maneira, o filtro permite a passagem de sinais de frequências baixas, sendo por isso denominado de passa-baixa (MORAIS, 2011).

Para uma determinada frequência, quando a reatância capacitiva for igual a resistência, a tensão de saída ( $V_S$ ) será igual a tensão no resistor, que somadas “vetorialmente” resultam na tensão de entrada ( $V_e$ ), conforme mostra a equação 5.

$$V_e = \sqrt{V_R^2 + V_C^2}$$

(5)

sendo que, na condição mencionada acima,  $V_R = V_C = V_S \rightarrow V_e = \sqrt{V_S^2 + V_S^2}$ , ou seja,  $V_e = \sqrt{2V_S^2}$ . Então, a tensão de saída será:

$$V_e = V_S \sqrt{2} \quad \rightarrow \quad V_S = \frac{V_e}{\sqrt{2}}$$

(6)

Essa frequência é denominada de frequência de corte ( $f_c$ ) e pode ser determinada igualando o valor da reatância com o valor da resistência como demonstrado na equação 7.

$$X_C = R \text{ ou } \frac{1}{2\pi f C} = R \rightarrow f_c = \frac{1}{2\pi RC}$$

(7)

### 2.3.2 Filtro passa-alta

Para ondas senoidais de frequências altas, a reatância capacitiva assume valores baixos em comparação ao valor da resistência. Dessa maneira a tensão de saída será praticamente igual à tensão de entrada. Para frequências baixas, a reatância capacitiva assume valores altos em comparação com o valor da resistência, atenuando a tensão de saída para um valor praticamente nulo. Dessa maneira, o filtro permite a passagem de sinais de frequências altas, sendo denominado de filtro passa-alta (MORAIS, 2011).

Ao se pensar nas condições citadas no filtro passa-baixa, ou seja, quando a reatância capacitiva for igual ao valor da resistência, as relações descritas nas equações (5), (6) e (7) se mantêm para o filtro passa-alta. Isso ocorre pelo circuito continuar sendo um “RC-Série” apenas com a tensão de saída sendo a tensão do resistor.

## 2.4 - Plataformas de computação física

A computação física está ganhando cada vez mais destaque no mercado de aplicativos embarcados. Dentre as inúmeras vantagens dessa nova metodologia, a que mais se destaca é a abstração da eletrônica, que possibilita profissionais de áreas relacionadas construir projetos microcontrolados com o mínimo conhecimento em eletrônica (MELLIS et al., 2007).

As plataformas também são conhecidas como placas de prototipagem rápida, têm como princípio codificar programas que serão executados dentro de um microcontrolador, esses programas interagem com o meio através de sensores e atuadores (BANZI, 2011). Partindo do mesmo princípio as plataformas se diferenciam por aplicabilidade, capacidade de processamento, armazenamento, ambientes de desenvolvimento, recursos e principalmente custo. Atualmente existem inúmeras plataformas no mercado, dentre elas as que mais se destacam, principalmente impulsionadas pelas comunidades *open source* são: Arduino, Raspberry Pi, Intel Galileo.

#### **2.4.1 - Arduino**

A plataforma de computação física Arduino surgiu na Itália em 2005, com arquitetura de hardware e software livres e teve como foco facilitar a comunidade aprender programação e eletrônica básica (ALVES, 2013). É composta por um hardware enxuto microcontrolado e um poderoso ambiente de desenvolvimento que utiliza linguagem de programação baseado em C. Tanto o hardware quanto o software possuem documentação disponível para qualquer propósito (BANZI, 2011).

O hardware possui diversas especificações, muitos deles possuem um microcontrolador modesto no que diz respeito a poder de processamento e armazenamento. No entanto, o grande atrativo do seu uso é a abstração da eletrônica, custo, quantidade de biblioteca e documentação disponível. O Arduino deve ser escolhido de acordo com a necessidade do projeto. Na Tabela 3 é possível comparar as principais características dos Arduinos, nela é exibido seu nome comercial, microprocessador utilizado, *range* de tensão de operação, velocidade de *clock* do seu processador, quantidade de portas digitais de entrada / saídas e PWM, e por fim a quantidade de portas de comunicação serial.

**Tabela 3** - Especificações dos principais tipos de Arduinos

Fonte: (adaptado de ARDUINO, 2019).

Nome	Processador	Alimentação	Velocidade	I/O Analógico	Digital I/O PWM	UART
UNO	ATmega328P	5 V / 7-12 V	16 MHz	6/0	14/6	1
Mega 2560	ATmega2560	5 V / 7-12 V	16 MHz	16/0	54/15	4
Nano	ATmega168 ATmega328P	5 V / 7-9 V	16 MHz	8/0	14/6	1
Due	ATSAM3X8E	3.3 V / 7-12 V	84 MHz	12/2	54/12	4

A seleção do Aduino deve ser realizada com base na necessidade do projeto, por exemplo, o Arduino Due possui maior velocidade, é bastante utilizado para processamento de sinais digitais. Já o nano possui tamanho reduzido e são usados em projetos com pouco espaço físico de armazenamento de circuito.

O Arduino possui o recurso de extensão denominado Shields, um exemplo é a Ethernet *Shield*. Com ela é possível realizar comunicação cabeada por meio de um módulo afixado ao Arduino. Esse módulo abstrai a eletrônica e a programação de baixo nível, suas bibliotecas são bem documentadas pela comunidade *open source* e permite fazer uso dos principais protocolos de comunicação com o mínimo de programação (MCROBERTS, 2005).

## 2.5 – Interfaces de comunicação

A comunicação entre hardware e software permite aumentar os recursos de processamento dos projetos microcontrolados, pois os computadores ficam responsáveis pelo processamento (mais robusto). Atualmente existem inúmeras formas que possibilitam a comunicação entre microcontroladores e computadores, dentre elas: comunicação Serial, USB, Ethernet, Wi-Fi e *Bluetooth*.

### **2.5.1 - Comunicação Ethernet**

O padrão IEEE 802.3 foi criado para padronizar as redes denominadas Ethernet. Esse padrão permite que diversos hardwares de rede se comuniquem enviando e recebendo pacote de dados em uma rede local (LAN). O padrão IEEE 802.3 é baseado no modelo de referência OSI (*Open Systems Interconnection*). Este modelo define um sistema de comunicação de dados em termos de camadas. Entre as camadas incluídas no modelo OSI estão: (1) a camada física (PHY), que especifica as características elétricas e de codificação do meio de transmissão; (2) a camada de controle de acesso ao meio (MAC), que controla o fluxo de dados através da rede; e (3) a camada de rede, que estabelece conexões entre fontes e destinos para os dados comunicados na rede (LABER, 2002).

O termo Ethernet faz referência a uma tecnologia presente nas redes LANs, que possui velocidade de 10, 100 e 1000 Mbps que conecta dispositivos de rede através de cabos de par trançado; a ethernet define velocidade e sinais elétricos para a camada física do modelo de referência. Essa arquitetura foi criada com o propósito de prover conexão entre estações de trabalho de forma atemporal. No entanto, suas características vêm sendo utilizadas em aplicações de tempo real (DOWNS et al., 1998). Dentre as inúmeras características desse padrão de comunicação as que mais se destacam são:

- Baixo custo;
- Facilidade de implementações;
- Suporta comunicação *sockets*;
- Alta flexibilidade e velocidade.

### **2.5.2 - Comunicação Wi-Fi**

Wi-Fi é um nome oriundo de uma abreviação do termo em inglês "*Wireless Fidelity*" que é muito confundido como um termo genérico a todas as redes sem fio. Com o crescimento acelerado da Internet, era evidente a necessidade de uma comunicação sem fio voltada para esse tipo de tráfego de dados. O padrão IEEE 802.11 define um controle de acesso ao meio (MAC) e as especificações de diversas camadas físicas para conectividade sem fio de estações fixas, portáteis ou

móveis dentro de uma rede local (IEEE, 2016, p.122). Enquanto os padrões IEEE 802.11 têm como objetivo ser o mais parecido possível com o Ethernet, o IEEE 802.15, padrão para redes locais pessoais WPAN – *Wireless Personal Area Network*, por sua vez, têm seus objetivos muito diferentes sendo estes: baixo custo, baixo consumo, curto alcance e tamanho reduzido do dispositivo.

As WPANs têm uma natureza pervasiva, possibilitando a integração de computadores a diversos objetos e equipamentos, e ao ambiente, de forma geral. Por utilizarem comunicação sem fio, sua integração com dispositivos móveis é também natural.

### **2.5.3 - Comunicação Bluetooth**

A comunicação Bluetooth é uma especificação dada ao tipo de rede *Personal Area Networks* (PANs). Esse tipo de rede é descrita sobre o padrão IEEE 802.15.1, na qual tem como finalidade a criação de comunicação de até 8 dispositivos sem fio.

A comunicação *Bluetooth* visa criar conexões entre dispositivos para troca de informações. Os principais dispositivos que oferecem a tecnologia *Bluetooth* como recurso são: PDAs, telefones celulares, laptops, PCs, impressoras, câmeras digitais dentre outros, através de frequência de rádio de curto alcance, segura, de baixo custo. Por se tratar de uma tecnologia portátil todos os tipos de dispositivos podem interagir (MCDERMOTT-WELLS, 2004, p33-35).

### **2.5.4 - Comunicação socket**

As interfaces *sockets* são camadas de software que visam conectar os sistemas operacionais e as implementações dos protocolos da arquitetura TCP/IP. Originou-se no sistema operacional Unix e atualmente já é implementada nos mais populares sistemas operacionais, mas devido sua aplicabilidade ganhou notoriedade em outros sistemas.

Os *sockets* utilizam protocolos TCP (*Transmission Control Protocol*) ou UDP (*User Datagram Protocol*) na camada de transporte, são baseados na arquitetura

cliente – servidor, onde o cliente sempre inicia a comunicação. Nos *sockets* UDPs os datagramas são enviados pelo remetente através de um endereço e porta destino, o destinatário recebe o datagrama, extrai o endereço e porta do remetente e envia os dados para as camadas superiores para que possam ser utilizados na aplicação (ELIAS, 2013).

Nos *sockets* TCP existe uma conexão *stream* bidirecional entre os endereços que cria duas vias de comunicação, uma de envio e outra de recebimento, tornando a conexão mais segura. O *browser* é um exemplo de aplicação *socket* TCP utilizando a porta 80 (ALVES, 2008).

### **2.5.5 - Protocolo orientado a conexão**

O protocolo orientado a conexão, realiza uma ligação entre os meios comunicantes para que possa haver uma comunicação com garantia de chegada de pacotes, e somente depois da conclusão dos envios essa ligação é finalizada, esse mecanismo se dá na camada de transporte da arquitetura TCP/IP.

O TCP (*Transmission Control Protocol*) é um protocolo orientado a conexão e garante que os dados enviados serão recebidos em ordem que foram enviados, possui mecanismo de validação de pacotes e garantia de recebimento. O TCP é indicado para comunicações que toleram latência, mas que não toleram perda de pacotes (ELIAS, 2013).

### **2.5.6 - Protocolo não orientado a conexão**

Diferente dos protocolos orientados a conexão, esses não realizam uma conexão entre os meios comunicantes e não garante entrega de pacotes, é uma versão simplificada do protocolo TCP. Esse protocolo não conta com mecanismo de detecção de erro e por essas características ele se torna uma tecnologia de rápida comunicação e baixa confiabilidade (ELIAS, 2013).

O UDP (*User Datagram Protocol*) é um protocolo não orientado a conexão e são utilizados por aplicações de alta velocidade. As aplicações que utilizam

protocolos UDP precisam utilizar-se de mecanismos para tratar os dados recebidos (ALBUQUERQUE, 2001).

### CAPÍTULO 3 - METODOLOGIA

Para construção do projeto do sistema de aquisição de sinais cerebrais, o FT-Signals, além dos aspectos técnicos, foi levada em consideração à utilização de componentes eletrônicos nacionais a fim de redução de custo com taxas de importação e taxa de câmbio.


Este capítulo tem como objetivo descrever os métodos utilizados na construção do sistema de aquisição de sinais. O processo teve início na construção do bioamplificador, logo após foi implementada a conversão A/D e rotinas para transmissão dos pacotes de sinais para o computador. Adicionalmente foi construído um aplicativo visualizador e armazenador dos sinais coletados.

Tanto Adur (2008) como Cunha (2010) citam que não existe um padrão rígido na construção de bioamplificadores. Suas características variam em quantidade de estágios de amplificação, tipos de filtros e quantidade de vezes que o sinal é amplificado.

A construção do módulo bioamplificador foi dividido em três estágios: pré-amplificação, condicionamento dos sinais e amplificação de ajuste. Todos os módulos do bioamplificador foram testados isoladamente a fim de comprovar seu funcionamento (amplificação e atuação dos filtros nos sinais). Para isso, foi utilizado um gerador de sinal da Minipa MFG-4202 e um osciloscópio da GoldStar OS-9060D.

Para projetar e gerar o PCB (*Printed Circuit Board*) do circuito amplificador, foram utilizados os sistemas da Labcenter Electronics (ISIS e ARES) profissional versão 7.9. Os circuitos dos protótipos foram construídos utilizando impressora laser e papel couchê para transferência do circuito. Para a corrosão da placa foi utilizado percloroeto de ferro ( $\text{FeCl}_3$ ). Esses procedimentos deram origem aos circuitos dos protótipos de testes.

O projeto foi idealizado para trabalhar de forma referencial, isto é, um eletrodo comum entre canais e outro eletrodo para afixação na área de interesse. No entanto, com alterações no método de leitura do conversor A/D é possível que trabalhe de forma referencial, nesse caso os canais de leitura passariam de quatro para dois. Foi também projetado para trabalhar em formato *shield*, para que ofereça suporte para afixação dos módulos externos (Arduino, ADS1115 e ENC28J60). A Figura 9 (A) exibe a placa final (FT-Signals) sem a conexão de seus módulos e a Figura 9 (B) com seus módulos conectados pronto para uso.



**Figura 9** - Circuito com módulos descritos (A) e circuito com módulos montados para uso (B).

Fonte: Autoria própria (2019).

Os estágios que compõem o projeto serão descritos nas seções seguintes.

### 3.1 - Pré-amplificação

O módulo de pré-amplificação do sinal é o primeiro estágio após a entrada dos eletrodos. Ele é responsável por amplificar o sinal na ordem de 101 vezes. Para realizar a pré-amplificação foi utilizado o amplificador de instrumentação INA 126, que é indicado para trabalhar com biossinais dadas suas características internas (alta impedância de entrada e alta rejeição de modo comum) (TEXAS INSTRUMENTS, 2015). Outro atrativo para seu uso foi o custo (cerca de cinco vezes menor que o INA 111). Dependendo do valor do seu resistor de ganho  $R_g$  é possível amplificar o sinal de 5 a 10000 vezes.


O cálculo de ganho para esse amplificador é dado pela Equação 8.

$$G = 5 + \frac{80k}{R_g}$$

(8)

A alimentação dos amplificadores de instrumentação é realizada por meio de fontes simétricas, isto é, alimentação positiva e negativa. Para energizar o INA 126 foi utilizada uma fonte de alimentação de +5V e -5V.

O ganho selecionado para esse estágio foi de 102,5 e para isso foi utilizado um resistor de ganho de 820Ω interligando os pinos 1 e 8 do amplificador. O esquemático da configuração do pré-amplificação pode ser visto na Figura 10.



**Figura 10** - Circuito pré-amplificador com configuração de ganho de 102,5.

Fonte: Autoria própria (2019).

### 3.2 - Condicionamento dos sinais

Os sinais coletados a partir do escalpo podem sofrer ruídos originados pela fonte de alimentação (60 Hz), lâmpadas fluorescentes, má fixação dos eletrodos, dentre outros. Para atenuar os sinais ruidosos foi implementado um filtro passa faixa, com frequência de interesse variando de 0,31 Hz a 31 Hz.

O filtro construído faz uso da tecnologia RC (resistor-capacitor). Por meio da combinação passa alta e passa baixa (que compartilham a mesma Equação 9 para cálculo de frequência de corte), foi possível gerar um filtro passa faixa.


$$f_c = \frac{1}{2\pi RC}$$

(9)

Os filtros RC são popularmente utilizados para filtragens de sinais dada sua facilidade de implementação e baixo custo. O filtro passa baixa se diferencia do passa alta apenas pela posição dos capacitores e resistores.

Após o processo de pré-amplificação, os filtros foram construídos utilizando um resistor de 100kΩ e um capacitor de 5μF para filtrar sinais abaixo de 0,31 Hz. Para a construção do filtro passa baixa foi utilizado um resistor de 1kΩ e um capacitor de 5μF, para filtrar frequências acima de 31 Hz.


De acordo com a Figura 11, o circuito condicionador de sinais não possui capacitores de 5μF, isso porque capacitores para esse tipo de aplicação não podem ter polaridade. Capacitores de poliéster com essa capacitância são fisicamente grandes, excetos os SMDs (*Surface Mount Device*). A fim de remover a polaridade dos capacitores eletrolíticos foi realizada uma associação entre eles, essa associação reduz sua capacitância em 50%, no entanto, remove sua polaridade.



**Figura 11** - Circuito condicionador passa faixa de 0,31Hz até 31 Hz.

Fonte: Autoria própria (2019).


A fim de simular o filtro implementado pelo circuito da Figura 11, foi gerado o gráfico de resposta em frequência na ferramenta ISIS Proteus mostrado na Figura 12. Foi possível constatar que o filtro gerado trata-se de um passa faixa com frequências de interesse entre 0,31 Hz até 40 Hz; valores de frequência fora dessa faixa tendem a ser atenuadas.



**Figura 12** - Gráfico de resposta em frequência.

Fonte: Autoria própria (2019).

Foram realizadas simulações com frequências e amplitudes conhecidas no gerador de sinais do simulador, e através da ferramenta “osciloscópio virtual” do ISIS Proteus, foi possível verificar as atuações como demonstrado pela Figura 13. O sinal na cor amarela é o sinal original e o azul é o mesmo sinal, só que após já ter passado pelo circuito de filtragem. É possível perceber que quanto mais próximas das frequências de corte mais atenuado ficavam os sinais de saída.




**Figura 13** - Osciloscópio virtual.

Fonte: Autoria própria (2019).

### 3.3 - Amplificação de ajuste

Com o sinal já filtrado, o próximo estágio foi à amplificação de ajuste. Esse estágio foi construído para enquadrar o sinal na faixa de amplitude aceita pelo conversor A/D, evitando que o sinal sature os limites máximos e mínimos do conversor. Para isso, foi inserido mais um amplificador INA 126 ao circuito com seu resistor de ganho no valor de  $10\text{k}\Omega$ , como mostra o esquema da Figura 14. Com essa configuração o sinal foi amplificado novamente em 13 vezes. Ao final desse estágio o sinal de entrada já foi amplificado em aproximadamente 1332 vezes.



**Figura 14** - Circuito de amplificação de ajuste.

Fonte: Autoria própria (2019).

Outra implementação realizada nesse estágio foi o ajuste de pico do sinal que se deu através do potenciômetro de 50kΩ. Essa funcionalidade realiza um ajuste fino no processo de enquadramento dos sinais nos limites do conversor A/D.

### 3.4 - Conversão A/D

Com os valores analógicos variando entre 0 e 5 V após os estágios de amplificação e filtragem, foi possível utilizar módulo ADS1115 para realizar a conversão dos valores analógicos para digitais. Inicialmente foram realizadas leituras através da biblioteca “*adafruit ads1115 library*”, que apresentou um nível de abstração muito grande. No entanto, apresentou atrasos na taxa de amostragem, isso se deu devido à *delays* altos nas implementações da biblioteca. Esses atrasos, por sua vez, apresentaram *aliasing* em frequências acima de 20Hz. A fim de tentar aumentar a taxa de amostragem, que de acordo com o fabricante é de 820 SPS (*Samples Per Seconds*), foram implementadas as rotinas de leitura I2C, utilizando os parâmetros disponibilizados pelo fabricante do chip. Com esse recurso foi possível conseguir leituras acima de 50 Hz sem *aliasing*.

O pino de endereçamento do módulo ADS1115 foi ligado ao terra, essa configuração representa o endereço 0x48 que deve ser configurado no momento da leitura do A/D.


### 3.5 - Transmissão dos pacotes de dados

A transmissão das leituras realizadas pelo conversor A/D foi feita através da *Shield Ethernet ENC28J60*, possibilitando a comunicação Ethernet entre o controlador e o computador. Com auxílio da biblioteca *UIPEthernet*, foi possível criar uma interface UDP com um nível bastante alto de abstração e bastante rápida.

A alimentação da *Shield* foi realizada através do pino de 3,3V do Arduino nano. Através de bibliografias e equipamentos de medição foi possível verificar que seu consumo era maior que o Arduino poderia oferecer, causando, então, uma queda de tensão de alimentação (de 3,3 V para 2,4 V). Uma solução para resolver esse problema foi alimentar o módulo com 5V, nesse momento a comunicação ficou bastante estável.

A comunicação entre hardware e software usou a arquitetura cliente-servidor. O controlador se comporta como sendo um servidor de conexão, com IP fixo e porta definida; o computador se comporta como sendo o cliente, responsável por iniciar a comunicação. O controlador, por sua vez, recebe o pacote de dados e se sinalizado para iniciar as leituras, carrega seu buffer de saída com leituras e envia para o computador. Após a primeira solicitação do computador, o controlador envia ininterruptamente os buffers de dados. O envio só é interrompido caso seja realizada outra solicitação do computador.

Os detalhes dessa comunicação podem ser vistos no diagrama de sequência da Figura 15. Essa rotina de comunicação tende a ter maior velocidade, pois não há necessidade de o computador requisitar pacotes a todo momento.



**Figura 15** - Sequência de atividades de envio e recepção de pacote de dados.

Fonte: Autoria própria (2019).

### 3.6 - Sistema de plotagem e armazenamento de leituras


Adicionalmente foi construído um aplicativo com o objetivo de realizar a comunicação entre o sistema de aquisição e o computador. Dependendo da aplicação esse tipo de comunicação é muito importante, pois parte do processamento dos sinais pode ser realizado pelo computador.

O ambiente de desenvolvimento utilizado para a codificação do programa foi o Visual Studio 2010 utilizando a linguagem de programação Visual Basic .net. Testes

preliminares comprovaram que o ambiente Visual Studio possui velocidade de plotagem 3 vezes maior que o ambiente Delphi 2009, isto é, os eventos invocados na entrada dos sensores responderam de forma *on-line* no ambiente Visual Studio, o mesmo não aconteceu com o Delphi.

O protocolo utilizado para realizar a comunicação foi o UDP utilizando o componente `axMSWinsock`. Esse componente é nativo do Visual Studio e abstrai em alto nível a comunicação `socket`. No Delphi foi utilizado o componente `TidUDPServer`, que também provém de comunicação UDP de forma transparente ao programador.

O sistema foi projetado de tal forma que, antes de iniciar a comunicação, é necessário configurar quantos canais serão utilizados. Essa opção se dá através do menu `Editar >> Canais`, a quantidade de canais é enviada no segundo byte do buffer, os valores serão plotados a partir do momento em que o menu `iniciar` for clicado, como mostra a Figura 16.




**Figura 16** - Exibição dinâmica de valores adquiridos.

Fonte: Autoria própria (2019).

Com os valores sendo coletados é possível gravá-los acionando o menu `Arquivo >> Iniciar gravação`. Os registros coletados são armazenados linha a linha gerando um arquivo por canal, sua identificação é dada através do número do canal-

1.txt, tal como: 0.txt representa os dados do canal 01, 1.txt representa os dados do canal 02 e assim sucessivamente. Adicionalmente é gerado um arquivo de configuração (conf.ini) com características dos gráficos, esses arquivos são salvos dentro de um diretório que é criado pelo usuário no momento do início da gravação. Na Figura 17 são exibidos os arquivos gerados de uma aquisição de 4 canais.



Nome	Data de modificaç...	Tipo	Tamanho
0.txt	06/08/2018 15:09	Documento de Te...	6 KB
1.txt	06/08/2018 15:09	Documento de Te...	6 KB
2.txt	06/08/2018 15:09	Documento de Te...	6 KB
3.txt	06/08/2018 15:09	Documento de Te...	6 KB
config.ini	06/08/2018 15:09	Parâmetros de co...	1 KB

**Figura 17** - Arquivos de aquisição gerados pelo sistema.

Fonte: Autoria própria (2019).

Os arquivos gerados pelo sistema podem ser utilizados por programas de terceiros para futuros tratamentos ou reaberto pelo próprio sistema de aquisição. Para isso é necessário que seja acionado o menu Arquivo >> Carregar gravações e procurar pelo diretório específico. Os valores contidos nos arquivos serão remontados na tela como pode ser visto na Figura 18.

Ainda na Figura 18 é possível constatar através do menu Editar >> Leituras por quadro utilizado para a visualização de artefatos de altas frequências nos sinais. Dependendo da quantidade de leituras por quadro é aplicado um efeito de “alongamento / encurtamento” nos sinais. Por padrão, o sistema é configurado para utilizar 500 leituras por quadro.



**Figura 18** - Abertura de arquivos de dados coletados.

Fonte: Autoria própria (2019).

## CAPÍTULO 4 - RESULTADOS E DISCUSSÕES

Para a construção do hardware de aquisição, foram projetadas três versões de forma incremental. Cada estágio projetado foi testado utilizando gerador de sinal com amplitude de 1,3 mVpp e frequências de 0 a 60 Hz, para constatar o funcionamento de filtros e ampliações.

### 4.1 - Construção e testes de versões de hardware


A primeira versão contou com a implementação do estágio de pré-amplificação. Inicialmente foi utilizado o amplificador INA111 com um resistor de ganho de  $500\Omega$  a fim de amplificar o sinal em 100 vezes. A amplificação ocorreu como esperado.

Adicionalmente, foi testado o amplificador INA126, dado seu custo ser 5 vezes menor que o INA111, sendo que os dois chips possuem as mesmas configurações de “pinagem”, tornando-se necessária apenas a substituição do amplificador e resistor de ganho para  $820\Omega$ . Comparando a amplificação e relação sinal ruído entre os amplificadores, concluiu-se que, para essa aplicação, os dois amplificadores atendem perfeitamente os requisitos do projeto. Enfatiza-se que como um dos focos deste trabalho é o baixo custo, então, justifica-se a realização de testes com o amplificador INA126.

Na segunda versão, foram incrementadas as funcionalidades de filtragem dos sinais e amplificação de ajuste. Para isso, foi construído um filtro passa faixa RC através da combinação dos filtros passa alta e passa baixa. Para o passa alta foi utilizado um capacitor de  $5\mu\text{F}$  e resistor de  $100\text{ k}\Omega$ , conseguindo atenuação de sinais abaixo de 0,31 Hz. Na configuração passa baixa também foi utilizado um capacitor de  $5\mu\text{F}$ , porém com um resistor de  $1\text{ k}\Omega$  para atenuar sinais com frequências superiores a 31,8 Hz. Porém, com essas configurações as respostas dos filtros demoraram a aparecer, como visto na Figura 19 (A).

Para constatar essa ineficiência foram geradas frequências acima de 31,8 Hz e esperava-se que o sinal fosse atenuado à medida que aumentasse a frequência. Através do osciloscópio foi possível notar que esse evento foi aparecer depois de 100 Hz.

Para ajustar a frequência de corte o valor do capacitor foi alterado para  $1\mu\text{F}$  e o resistor para  $33\text{k}\Omega$ , tornando a resposta mais eficaz como mostra a Figura 19 (B).



**Figura 19** - Resposta em frequência utilizando configurações iniciais (A), Resposta em frequência após ajustes do filtro (B).


Fonte: Autoria própria (2019).

Após a filtragem foi necessário amplificar ainda mais o sinal de tal forma que na saída desse estágio os valores coletados estivessem entre 0 e 5 V. Para esse novo processo de amplificação, foi adicionado ao circuito mais um amplificador INA126 com ganho de 13 vezes que foi conseguido através da utilização de um resistor de ganho de  $10\text{k}\Omega$ .

Na terceira versão foi adicionado um potenciômetro de  $50\text{k}\Omega$  em série com um resistor de  $1\text{k}\Omega$ . Esse potenciômetro foi utilizado para realizar um ajuste fino de enquadramento do sinal, pois foi constatado que dependendo do ganho ou atenuação do filtro, o sinal saturava-se, ou ficava com baixa amplitude necessária. Ainda nessa versão foi implementada a leitura do A/D e comunicação Ethernet que correspondeu a todas as expectativas. A alimentação da *shield* Ethernet foi realizada com 5V e foi utilizada a biblioteca *UIPEthernet* para realizar comunicação UDP, que se mostrou bastante estável e com ótimo desempenho.

Na terceira versão, os ganhos, filtros e velocidade de *sample rate* se comportaram como esperado, atendendo às necessidades do projeto. Com auxílio da ferramenta *plotter serial* do ambiente de desenvolvimento do Arduino e usando a velocidade de comunicação serial em 115200 bps (bits por segundos), foi possível constatar que frequências acima de 50 Hz foram adquiridas sem o aparecimento de *aliasing*, mas já havia a presença de atenuação do sinal condicionado pelos filtros. O mesmo aconteceu para frequências abaixo de 0,31 Hz.

Por meio da Figura 20 (A) é possível perceber a atenuação dos ruídos de alta frequência no sinal de 1 Hz, em comparação com o sinal da Figura 20 (B) que não possui filtro atuante.




**Figura 20** - Sinal de 1Hz com implementação de filtro (A), e Sinal de 1Hz sem implementação de filtro (B).

Fonte: Autoria própria (2019).

## 4.2 - Considerações quanto ao software proposto

O aplicativo criado para plotagem e armazenamento funcionou para o que foi proposto e possibilitou a comunicação *socket* de forma muito simples e prática. No entanto, vale ressaltar que a velocidade de plotagem na tela reduziu o desempenho na aquisição. Isso fez com que os sinais plotados respondessem bem até 5Hz, após essa frequência, começou a aparecer o artefato *aliasing*, como pode ser visto na Figura 21.



**Figura 21** - Atuação do filtro passa alta e aparecimento precoce do artefato aliasing.

Fonte: Autoria própria (2019).

Testes complementares com criação de *threads* e armazenamento em memória mostraram que o atraso das leituras está relacionado à plotagem. O desempenho da comunicação atende plenamente aos requisitos de transferências de dados.

Com o gerador de frequência foi possível comprovar a atuação dos filtros e aparecimento precoce do artefato *aliasing*, que está totalmente relacionado aos atrasos causados pela plotagem do gráfico. Esse artefato e atuação dos filtros estão caracterizados na Figura 21.

O armazenamento dos sinais em arquivos texto ocorreu como esperado. O armazenamento dos sinais não comprometeu o desempenho de plotagem, leituras previamente coletadas foram restauradas no programa com sucesso.

### 4.3 - Custo com matéria-prima para construção do sistema de aquisição de sinais

O custo para construção do sistema de aquisição de sinais será variável, pois depende do valor do dólar e das taxas de importação dos amplificadores. O orçamento com valores estimados dos componentes utilizados para a construção do sistema de aquisição de sinais foi realizado na data de 09/08/2018 com o valor do dólar em R\$ 3,80.

A Tabela 4 mostra estes valores, não estando inclusos: taxas de importação, taxas de entrega, valores de eletrodos e valores de insumos para confecção da placa. Porém, ressalta-se que os componentes da Tabela 4 são suficientes para a construção de um sistema de aquisição de sinais EEG de 4 canais.

**Tabela 4** - Tabela de valores de componentes.

Fonte: Autoria própria (2018).

<b>Componente</b>	<b>Qtde</b>	<b>Valor</b>	<b>Total R\$</b>
INA126	8	\$ 2,74	83,20
ADS 1115	1	R\$ 22,00	22,00
Arduino NANO	1	R\$ 20,00	20,00
Enc28J60	1	R\$ 18,00	18,00
Capacitor 5 $\mu$ F	4	R\$ 20,00	20,00
Capacitor 1 $\mu$ F	4	R\$ 20,00	20,00
Potenciômetro 50K $\Omega$	4	R\$ 8,00	8,00
Capacitor de 100nF	16	R\$ 18,00	18,00
Conn-Sil 3	4	R\$ 4,00	4,00
Socket 8 Pinos	8	R\$ 18,00	18,00
Resistores diversos	16	R\$ 2,00	2,00
Barra de pinos	3	R\$ 20,00	20,00
<b>TOTAL</b>			<b>253,20</b>

## CAPÍTULO 5 - CONCLUSÕES

Este trabalho deu origem a um sistema de aquisição de sinais cerebrais funcional denominado de FT-Signals e que atende todos os requisitos exigidos para esse tipo de sistema. A construção do sistema de aquisição se tornou mais simplificada graças ao uso da plataforma de computação física (Arduino e *shields*), no qual abstraiu grande parte da complexidade eletrônica. O objetivo de ser um sistema de aquisição de sinais de interface de comunicação aberta também foi alcançado, pois poderá ser utilizado em qualquer tipo de aplicação, inclusive para outros tipos de biossinais, tais como: eletrocardiograma, eletromiografia, dentre outros. Para isso, basta que as aplicações baseadas em computadores processem os sinais coletados e execute atividades específicas da aplicação.

O *firmware* foi desenvolvido para otimizar a transmissão dos sinais via comunicação Ethernet, isto é, quanto menos canais utilizados maior a taxa de transferência.

Além desse, outro objetivo do projeto foi que o FT-Signals construído devesse ser de baixo custo. Quando comparado com o equipamento EEG Eletroencefalograma Contec Kt-88-2400 de 24 canais, por exemplo, o desenvolvido neste projeto é aproximadamente 79% mais barato, levando-se em consideração a quantidade de canais.

Os testes de funcionalidades foram realizados por meio de instrumentos de medições que comprovaram a eficiência dos amplificadores e atuação dos filtros. Filtros modernos e de ordens mais elevadas, podem ser implementados para conseguir atenuação mais rápida nas bandas de frequência de corte.

O sistema para aquisição, plotagem e armazenamento dos sinais, atendeu parcialmente os objetivos, tendo em vista que o ambiente de desenvolvimento Visual Studio não demonstrou desempenho gráfico suficiente para plotagem *on-line* dos sinais, mas para a taxa de transferência de dados sim, isso pôde ser constatado através de aquisições sem plotagem. Para sistemas de plotagem *on-line*, é importante encontrar outras ferramentas de desenvolvimento, tais como, tecnologias aplicadas a desenvolvimento de jogos, nos quais utilizam melhor recursos gráficos.

## 5.1 - Trabalhos futuros

Para dar continuidade ao trabalho, existem inúmeras aplicabilidades para sinais de EEG iniciado por esse estudo, tais como:

- Extração de informações dos sinais e acionamento de, por exemplo, braços mecânicos.
- Treinamento de redes neurais com os sinais adquiridos e realização de classificações.
- Detecção de frequências no próprio controlador através das portas I/O digitais, e enviar frequências / amplitudes já calculadas, para que o computador acione atuadores.
- Utilização de plataformas de softwares de processamento de sinais digitais para tratamento dos sinais coletados (LabView, MatLab, dentre outros).

## REFERÊNCIAS BIBLIOGRÁFICAS

ADUR, R. Sistema de Processamento de Sinais Biomédicos: Módulo Didático de Eletroencefalograma. Dissertação (Mestrado em Engenharia Elétrica) - Instituto de Engenharia Biomédica, Universidade Federal de Santa Catarina, 2008.

ALBUQUERQUE, Fernando. TCP/IP INTERNET: programação de sistemas distribuídos HTML, JAVA Script e JAVA. Rio de Janeiro: Axcel Books, 2001.

ALEXANDER, C. K.; SADIKU, M. N. O., Fundamental of Electric Circuits. 3. ed. McGraw Hill, p. 1270, 2007.

ALVES, R. M. S. et al. Uso do Hardware Livre Arduino em Ambientes de Ensino-aprendizagem. Jornada de Atualização em Informática na Educação, v. 1, n. 1, p. 162 - 187, 2013.

ALVES, M. M.; Sockets Linux, Rio de Janeiro, Brasport, p. 174, 2008.

ARDUINO. Compare board specs. Disponível em: <<https://www.arduino.cc/en/Products/Compare>>. Acesso em: 18 de out. de 2019.

ARGOUD, M. I. F. Contribuição à automatização da detecção e análise de eventos epileptiformes em eletroencefalograma. Dissertação (Doutorado em Engenharia Elétrica) – Universidade Federal De Santa Catarina, Florianópolis, 2001.

BANZI, M. Primeiros passos com o Arduino. São Paulo: Novatec Editora, p. 19-151, 2011.

CARVALHO, L. C.; Instrumentação Médico Hospitalar. Barueri: Manole, SP. 2008.

COHEN, A. Biomedical Signals: Origin and Dynamic Characteristics; Frequency-Domain Analysis. In: BRONZINO, J. D. Biomedical Engineering Handbook. Boca Raton, Florida: CRC Press LLC, 2000.

CUNHA, M. A. P. Sistema de Aquisição de Sinais Biomédicos com Interfaces USB e Ethernet, Dissertação de Mestrado em Engenharia em Teleinformática – Universidade Federal do Ceará (UFC), Fortaleza, (2010).

DOWNS, K. et al. Internetworking Technologies Handbook, v.2, 1998.

ELIAS, G.; LUIZ, C. L, Arquitetura e Protocolos de Rede TCP-IP, Rio de Janeiro, v. 2, p. 306 – 314, 2013.

FRACKOWIAK, R.S.J. et al. Human brain function. San Diego, CA, 2004.

GREGORIAN, R. Introduction to CMOS OP-AMPS and comparators. New York: Wiley - Interscience, 1999.

HALL, J. GUYTON, A. C. Guyton & Hall Tratado de fisiologia médica. 12. ed. Rio de Janeiro: Elsevier, 2011.

HERCULANO-HOUZEL, S. The Human Brain in Numbers: A Linearly Scaled-Up Primate Brain. *Frontiers in human neuroscience*, v. 3, p. 31, 2009.

IEEE Computer Society - IEEE Standard for Information and technology – Telecommunications and information exchange between systems – Local and metropolitan area networks – Specific Requirements – Part 11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications. 2016. Nova Iorque. Disponível em: <<https://ieeexplore.ieee.org/document/7786995>> Acesso em: 03 de dez. de 2019.

JURCAK, V. et al. 10/20, 10/10, and 10/5 Systems Revisited: Their Validity as Relative Head-Surface-Based Positioning Systems. *Neuroimage*, v. 34, n. 4, p. 1600-1611, 2007.

JUNG, W. G. Op Amp Applications. Analog Devices Handbook (Analog device series). United States of America, 2005.

KESTER, W. The Data Conversion Handbook. Boston: Newnes, 2005.

LABER, E. Media independent interface between IEEE 802.3 (Ethernet) based physical layer devices. U.S, 2002.

LATHI, B. P., Signal Processing & Linear Systems. 1 ed. Carmichael, California, United States of America: Berkeley Cambridge Press, p. 850, 1998.

MCDERMOTT-WELLS, P. Bluetooth Overview. IEEE Potentials Magazine. Dezembro 2004, p.33-35.

MALMIVUO, J. PLANSEY, R. Bioelectromagnetism - Principles and Applications of Bioelectric and Biomagnetic Fields. Oxford University Press, New York, 1995.

MALOBERTI, F. Data Converters, Springer-Verlag, 2007.

MELLIS, D. et al. "Arduino: An open electronics prototyping platform", chi section of the CHI conference in San Jose, 2007.

McRoberts, M. Arduino básico. Novatec Editora, 2ª ed, 2015. NEUMAN, M.R., Biopotential Electrodes, in: Webster, J. G. Medical instrumentation application and design. Boston: Houghton Mifflin Company, 1992.

MORAIS, E. E. C., Estudo e projeto de filtros passivos para atenuação para atenuação de harmônicos em instalações elétricas industriais. Fortaleza: UFCE, 2011.

NUWER, M. R. Fundamentals of evoked potentials and common clinical applications today. Electroencephalography and clinical neurophysiology, v. 106, n. 2, p. 142–8, 1998.

NYQUIST, H. "Certain Topics in Telegraph Transmission Theory," American Institute of Electrical Engineers, Transactions of the American Institute of Electrical Engineers, vol. 47, p.617-644, April 1928.

OSSMY, O. et al. MINDDESKTOP - Computer Accessibility for Severely Handicapped, v.4, 2011.

SILVA, F. L. EEG: Origin and Measurement. In: EEG-fMRI. Amsterdam: Springer Berlin Heidelberg, p. 19–38, 2010.

TATUM, W, O. et al. Handbook of EEG Interpretation. Demos Medical Publishing. 2008.

TEXAS INSTRUMENTS. SBOS062B - INAx126 MicroPower Instrumentation Amplifier Single and Dual Versions. Texas Instruments, 2015.

TEXAS INSTRUMENTS. SBAS499C - ADS1299-x Low-Noise, 4-, 6-, 8-Channel, 24-Bit, Analog-to-Digital Converter for EEG and Biopotential Measurements. Texas Instruments, revised in JANUARY, 2017.

TEXAS INSTRUMENTS. SBAS444D - ADS111x Ultra-Small, Low-Power, I 2C-Compatible, 860-SPS, 16-Bit ADCs With Internal Reference, Oscillator, and Programmable Comparator. Texas Instruments, revised in JANUARY, 2018a.

TEXAS INSTRUMENTS. SBOS015 - High Speed FET-Input INSTRUMENTATION AMPLIFIER. Texas Instruments, 2018b.