Please use this identifier to cite or link to this item: http://repositorio.unicamp.br/jspui/handle/REPOSIP/335214
Type: DISSERTAÇÃO DIGITAL
Degree Level: Mestrado
Title: Circuito integrado PLL para banda GSM de 900 MHz
Title Alternative: Integrated PLL circuit for 900-MHz GSM band
Author: Tavares, Paulo José Martins, 1971-
Advisor: Damiani, Furio, 1943-2016
Abstract: Resumo: Foi feita uma resenha da teoria de sistemas de rádio-freqüência, com ênfase em arquiteturas de transmissão/recepção, técnicas de modulação, demodulação e partilha de canal. No âmbito deste estudo, criou-se uma biblioteca de blocos funcionais que permite simular as principais técnicas de modulação e demodulação digital no software Matlab/Simulink. Foi projetado um circuito integrado (CI) para síntese de freqüência baseada numa malha de controle de fase (PLL). Usou-se uma tecnologia BiCMOS de 0,8 mm, com dispositivos HBT de SiGe. O PLL inclui um VCO ressonante LC, completamente integrado, capaz de oscilar a 915 MHz ± 20 %. Inclui também dois divisores de freqüência: um pré-divisor em lógica ECL, para alta-freqüência, e um divisor programável em lógica CMOS. O conjunto dos divisores de freqüência pode ser utilizado para formar um PLL de divisão inteira ou de divisão fracionária. O CI contém ainda um bloco comparador de freqüência e fase, baseado em máquina de estados, e um circuito bomba de carga, que aciona um filtro de malha externo. A escolha dos canais de freqüência baseou-se nas especificações do sistema GSM da banda de 900 MHz. São apresentados os resultados de simulação e o layout de máscaras do CI

Abstract: The theory f radio-frequency systems was reviewed, with emphasis on transceiver architectures, modulation, demodulation, and multiple access techniques. Within this study, a library of functional blocks was created, allowing to simulate the main digital modulation and demodulation techniques using the Matlab/Simulink software environment. An integrated circuit (IC) for frequency synthesis based on a phase-locked loop (PLL) was designed, using a 0.8 mm BiCMOS technology with SiGe HBT devices. The PLL includes a fully-integrated LC-tank resonant VCO, capable of oscillating at 915 MHz ± 20 %. Two frequency dividers are also included: a pre-scaler in ECL logic, operating at high-frequency, and a programmable divider using CMOS logic. These dividers can be configured for both integer-N and fractional-N PLL architectures. The IC also contains a phase-frequency detector, based on a simple finite state machine, and a charge pump circuit, which will drive an external loop filter. The choice of frequency channels was based on the specifications of the GSM system for the 900 MHz band. Simulation results and IC physical mask layout are presented
Subject: Radiofrequência
Circuitos integrados
Circuito de retenção de fase
Sintetizadores de frequência
Teoria da modulação
Language: Português
Editor: [s.n.]
Citation: TAVARES, Paulo José Martins. Circuito integrado PLL para banda GSM de 900 MHz. 2003. 1 recurso online (168 p.). Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação, Campinas, SP.
Date Issue: 2003
Appears in Collections:FEEC - Tese e Dissertação

Files in This Item:
File SizeFormat 
Tavares_PauloJoseMartins_M.pdf2.83 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.