Please use this identifier to cite or link to this item: http://repositorio.unicamp.br/jspui/handle/REPOSIP/262035
Type: TESE
Title: Projeto de um circuito somador analogico de tensões integrado de baixo erro, em tecnologia CMOS
Author: Santos, Marilia dos
Advisor: Reis Filho, Carlos Alberto dos, 1950-
Filho, Carlos Alberto dos Reis
Abstract: Resumo: Neste trabalho é apresentado o procedimento de projeto e os resultados do desenvolvimento de um circuito somador de tensões, integrado em tecnologia CMOS, cuja faixa dinâmica dos sinais de entrada abrange os limites da fonte de alimentação. Diferente da configuração clássica, que utiliza um amplificador operacional numa estrutura realimentada, o circuito desenvolvido opera em malha aberta e resulta da combinação de dois blocos operacionais mais simples, um conversor linear Tensão-Corrente com saídas complementares e um espelho de corrente. A soma ou subtração das tensões de entrada resulta da soma ou subtração das correntes produzidas por dois conversores lineares Tensão-Corrente as quais são refletidas sobre um mesmo conversor Corrente-Tensão (ativo ou passivo) através de espelhos de corrente. Sob o ponto de vista sistêmico estes blocos operacionais mais simples ocupam um nível hierárquico inferior ao do circuito somador. Este, por sua vez, combinado com outros circuitos que também ocupam níveis hierárquicos de complexidade dentro de uma biblioteca de células, comporão blocos mais complexos, permitindo assim, a síntese de sistemas analógicos de forma estruturada. O trabalho descreve as etapas de desenvolvimento do somador, onde se incluem circuitos realizados em duas rodadas do programa PMU, o CMOS-7 e CMOS-8. O desenvolvimento do conversor linear Tensão-Corrente é descrito no Capítulo 1: O projeto deste conversor enfoca a tecnologia CMOS poço-N para a sua implementação, tendo em vista sua disponibilidade via o programa PMU. Como resultado, foi constatado que devido ao efeito de corpo nos transistores canal-N, o conversor apresenta uma não linearidade na conversão V/I, cuja amplitude ultrapassa o erro máximo correspondente à precisão de 10 bits pretendida. Para compensar este erro induzido pelo efeito de corpo é mostrado que uma simples mudança nas razões geométricas dos transistores é uma solução eficiente. A análise e justificativas para a determinação do espelho de corrente mais apropriado são apresentadas no Capítulo 2. A descrição do projeto, resultados de análises e medidas do circuito somador são apresentados no Capítulo 3. O trabalho inclue, no Apêndice A, a análise do comportamento AC de um espelho de corrente simples MOS, evidenciando que em certas condições este se comporta como um sistema de fase não mínima

Abstract: Not informed.
Subject: Transistores
Language: Português
Editor: [s.n.]
Date Issue: 1994
Appears in Collections:FEEC - Dissertação e Tese

Files in This Item:
File SizeFormat 
Santos_Mariliados_M.pdf5.16 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.