Please use this identifier to cite or link to this item: http://repositorio.unicamp.br/jspui/handle/REPOSIP/261589
Type: DISSERTAÇÃO
Degree Level: Mestrado
Title: Redução de "jitter" de justificação na hierarquia digital sincrona
Author: Fudoli, Tania Regina Tronco
Advisor: Scarabucci, Rege Romeu, 1937-
Abstract: Resumo: A evolução das redes de comunicações digitais fez surgir novos tipos de multiplexadores que são otimizados para o transporte de sinais de dados s{ncronos. A padronização destes novos tipos de multiplexadores vem sendo feita pelo CCITT ("Intemational Telegraph and Telephone Consultative Committee"), através da Hierarquia Digital Síncrona (HDS). Com o desenvolvimento dos multiplexadores da HDS surgiu a necessidade de analisar as principais fontes de "jitter" nessa hierarquia. Também tomou-se necessário desenvolver métodos de redução de "jitter". O processo de justificação de bit e justificação de byte utilizado na HDS introduz "jitter" de baixa freqüência - "jitter" de justificação -, que pode afetar o sinal recuperado após a operação de demultiplexagem. Este trabalho analisa a origem do "jitter" de justificação na HDS e os métodos existentes para redução desse "jitter", sendo que um novo método é sugerido. Além disso, são descritos os princípios básicos da multiplexagem síncrona

Abstract: Not informed.
Subject: Comunicações digitais
Multiplexação
Telecomunicações
Language: Português
Editor: [s.n.]
Date Issue: 1992
Appears in Collections:FEEC - Tese e Dissertação

Files in This Item:
File SizeFormat 
Fudoli_TaniaReginaTronco_M.pdf7.22 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.