Please use this identifier to cite or link to this item: http://repositorio.unicamp.br/jspui/handle/REPOSIP/260785
Type: TESE
Title: Projeto de um circuito integrado dedicado a simulação de circuitos ULSI
Author: França, Eliane
Advisor: Damiani, Furio, 1943-2016
Abstract: Resumo: O objetivo deste trabalho é o desenvolvimento de um microprocessador dedicado para a simulação de circuitos ULSI ¿ Ultra Large Scale Integration, ou seja, circuitos integrados de larga escala de integração. Ele faz parte de um arranjo de processadores proposto para um sistema de simulação por hardware, denominado ABACUS, desenvolvido no DSIF/FEEC/UNICAMP. Dentro do ABACUS este microprocessador, denominado MPH ¿ Model Processing Hardware (processador de modelos) é a célula unitária de um arranjo de microprocessadores. A arquitetura do MPH é formada pelos seguintes blocos: registros de entrada e saída, memória para armazenamento do programa de descrição do modelo ¿ UMA; memória para dados e resultados da simulação ¿ MEL; controle microprogramado e Unidade Aritmética e Lógica em ponto flutuante para 32 bits. Por apresentar uma arquitetura microprogramada, encontra aplicabilidade em outros sistemas dedicados tais como: satélite para previsão do tempo, robótica, redes neurais, hardware evolutivo, etc. O projeto foi descrito em linguagem VHSIC ¿ (Very High Speed Integrated Circuits) Hardware Description Language e simulado em ambiente Mentor Graphics

Abstract: The aim of this work is the development of a custom microprocessor to simulate ULSI ¿ Ultra Large Scale Integration circuits. It is part of an array of processors proposed as a system for circuit simulation by Hardware, named ABACUS. Inside the ABACUS, the microprocessor, named MPH ¿ Model Processing Hardware (model processor), is the basic cell of the microprocessor array. The architecture of the MPH is composed by: input and output registers, memory to store the program of description model ¿ UMA; a memory for the storage of simulation data and results ¿ MEL; microprogramed control and Arithmethic and Logic Unit in 32 bits floating point. As its architecture is microprogrammed it can be employed in other custom systems like: time prevision satellite, robotics, neural networks, evolvable hardware and so on. The design has been descibed in VHDL language ¿ VHSIC Hardware Description Language and simulated in Mentor Graphics enviroment
Subject: Arquitetura de computador
Microprogramação
Microprocessadores
Aritmetica de virgula flutuante
Language: Português
Editor: [s.n.]
Date Issue: 1999
Appears in Collections:FEEC - Tese e Dissertação

Files in This Item:
File SizeFormat 
Franca_Eliane_D.pdf7.3 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.