Please use this identifier to cite or link to this item: http://repositorio.unicamp.br/jspui/handle/REPOSIP/259500
Type: TESE
Title: Circuito multiplexador de 4 bits, logica DCFL, tecnologia de GaAs, aplicado em comunicação de dados, numa rede SONET/SDH
Author: Silva Junior, Ivo Carvalho
Advisor: Kretly, Luiz Carlos, 1950-
Kretly, Luis Carlos
Abstract: Resumo: A ênfase desta tese é em transmissão de dados e sistemas de telecomunicação e prioriza circuitos de baixa potência, ainda que de alta velocidade. As opções tecnológicas existentes para aplicações digitais na faixa de 100 MHz até 1 GHz são as famílias ECL em silício, DCFL em arseneto de gálio (GaAs), bem como ASICs CMOS realizados em processos avançados de Si, e somente as duas últimas podem proporcionar baixos consumos de potência. Em GaAs, DCFL é a principal opção de família digital de baixa potência. Multiplexadores, são blocos importantes em circuitos de telecomunicações. Nos Mux feitos em tecnologias rápidas tais como ECL ou DCFL, poucas formas de multiplexação costumam estar disponíveis. Neste trabalho, descreve-se o projeto fullcustam de um CI Mux, realizado na família DCFL de GaAs. Este circuito Mux está na topologia "tree-type architecture". Foi escolhida essa arquitetura pois ela assegura uma operação estável e usa um divisor dinâmico que opera numa faixa de frequência maior. A principal vantagem da arquitetura em árvore é seu potencial para operação em alta velocidade, especialmente onde FFD de retemporização não é usado(usado em arquitetura que usam registradores de deslocamento). Nesta arquitetura não se usa linhas de atraso ,que são dificeis de estimar e projetar com exatidão, e ainda consomem muita área. A aplicação mais comum para este circuito é em equipamentos de comunicações de dados(ECD). Todos os circuitos foram simulados em HSPICE operando em taxas de até lGHz, com uma capacitância de carga de 5pF na saída, e com uma fonte alimentação de 2V. O protótipo do CI Mux será implementado na tecnologia de MESFETs HGaAs-III, com comprimento de porta de 0,6 /-lm, pela foundry Norte-Americana Vitesse, por intennédio do Projeto Multi-Usuário brasileiro (PMU/FAPESP) em cooperação com o CMP francês. A área total do chip é de 26,69 mm2 (6,96mm x 3,83mm), incluindo o gig de testes. Quando os protótipos estiveram prontos, os resultados de testes em bancada serão comparados com simulações, literatura e finalmente publicados. Esta tese de doutorado pretende ser um guia para futuros projetistas de CIs, apresentando um roteiro bastante didático das etapas de um trabalho de projeto. O CI escolhido para esse fim foi um Mux muito complexo, em VLSI(mais de 800 transistores), por causa de um controle de temporização muito rigoroso dos sinais internos desse CI

Abstract: The emphasis of this thesis is on the data transmission operation and communication systems, and has placed a priority on low-power and high-speed circuits. The existing viable technologies for digital applications in the range from 100 MHz up to 1 GHz are Si ECL and GaAs DCFL families, as well as high-speed CMOS ASICs implemented in advanced Si processes. Only the last two options offer low power consumption. In GaAs technology, DCFL is the main choice for a low-power digital family. Multiplexers, are important component blocks in telecommunication circuits. In Mux inade in fast technologies such as ECL or DCFL, just a few different division ratios are usually available. In this work, a MUX IC was designed in the GaAs DCFL family. This work describes the full-custom design procedures for this IC, starting from its logic design, until the completion of the finallayout version. The Mux circuit topology is the tree-type architecture which has been chosen because it assures reliable operation and uses a dynamic divider with a wide operating range. The main advantage of the tree type architecture is the potential for high speed, especially when the output retiming DFF is exc1uded (used in shiftregister architecture), while the need for delay lines is inconvenient, i.e. it is difficult to estimate and design accurate lines (using gates as well as transmission lines). Furthermore, in case transmission lines are used for delays, considerable area is required, and if gate delays are used, power wilI be also dissipated. The usual applications of this circuit are in equipment of data transmission used in network computers, like ECD, Equipment of Communication Data. AlI the circuit operating configurations were simulated in the HSPICE software, and the results show MUX operation with rates up to I GHz, with 5pF totalload capacitances in its outputs with a 2V power supply voltage. The Mux IC prototype will be manufactured in the HGaAs-III MESFET technology, featuring 0.6 J.1m gate lengths, by the North-American foundry Vitesse Semiconductor, specialized in GaAs ASICs manufacturing, via Brazilian multi-user-projects (PMU/FAPESP) cooperation with the French CMP. The total chip area is 26,69mm2 (6,96mm x 3,83mm). This chip area inc1udes a test circuito. When the IC prototypes arrive, it will be tested and the results wilI be compared to the simulations, literature and fmally published. This PhD thesis aims to be a guideline for future GaAs IC designers, presenting a very didactic outline ofthe steps of a design effort. To maintain this purpose, the chosen IC was a LSI (more than 800 transistors) with a large complexity level, because the precise control timing ofthe internal signal for stable operation of this IC
Subject: Arsenieto de gálio
Sistemas de transmissão de dados
Comunicações digitais
Telecomunicações
Language: Português
Editor: [s.n.]
Date Issue: 2000
Appears in Collections:FEEC - Tese e Dissertação

Files in This Item:
File SizeFormat 
SilvaJunior_IvoCarvalho_M.pdf8.39 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.