Please use this identifier to cite or link to this item: http://repositorio.unicamp.br/jspui/handle/REPOSIP/259113
Type: DISSERTAÇÃO
Degree Level: Mestrado
Title: Modelamento em VHDL de um sistema de simulação de circuitos
Author: Luque, Wilfredo Machaca
Advisor: Damiani, Furio, 1943-2016
Abstract: Resumo: O ABACUS é um sistema voltado à simulação de circuitos de alta escala de integração que utiliza um arranjo de processadores dedicados e que diferente das metodologias convencionais de simulação evita a resolução do sistema de equações algébrico-diferenciais não lineares que descrevem os circuitos. Neste trabalho apresenta-se o modelamento na linguagem de descrição de hardware VHDL desse sistema em dois níveis de abstração, comportamental e de transferência entre registradores, com a finalidade de simulá-Io detalhadamente, objetivando a sua implementação física. Como produto da simulação apresentam-se resultados sobre o dimensionamento dos canais de comunicação entre os processadores do arranjo e sobre os tempos de execução dos modelos dos dispositivos, os quais são de grande importância para o modelamento do sistema ABACUS nos níveis seguintes de abstração
Subject: Métodos de simulação
Simulação (Computadores)
Language: Português
Editor: [s.n.]
Citation: LUQUE, Wilfredo Machaca. Modelamento em VHDL de um sistema de simulação de circuitos. 1994. 113 f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259113>. Acesso em: 19 jul. 2018.
Date Issue: 1994
Appears in Collections:FEEC - Tese e Dissertação

Files in This Item:
File SizeFormat 
Luque_WilfredoMachaca_M.pdf6.92 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.