Please use this identifier to cite or link to this item: http://repositorio.unicamp.br/jspui/handle/REPOSIP/258886
Type: TESE
Title: Uma analise dos circuitos de extração de relogio empregando phase-locked loop
Author: Afonso, Jose Augusto Fernandes, 1951-
Advisor: Arantes, Dalton Soares, 1946-
Arantes, Danton Soares
Abstract: Resumo: Este trabalho estuda a operação de um circuito, empregando PLL (Phase-Locked Loop), para extração de onda de relógio de sinais PNM (Pulse Amplitude Modulation) em banda base, Este circuito utiliza a informação dos instantes de cruzamento de um certo limiar, pelo sinal, para ajustar a fase de um oscilador que determina os instantes de amostragem. O Capítulo 1 é uma breve introdução ao problema de extração de relógio na regeneração de sinais PAM. No Capítulo 2, apos uma descrição do funcionamento, em regime, do circuito proposto, deriva-se um modelo para descrever a fase do sinal de relógio (jitter) em termos espectrais.É apresentada, ainda, uma análise simplificada da acumulação do jitter ao longo de uma cadeia que emprega PLL de segunda ordem. O Capítulo 3 aborda alguns aspectos relacionados ao comportamento transitorio (Aquisição) do PLL e apresenta um tipo de discriminador de freqüências que pode ser incorporado ao circuito' como meio de acelerar a aquisição. Finalmente, no Capitulo 4, procura-se, utilizando resultados dos Capítulos 2 e 3, estabelecer um procedimento simples que leve a um projeto satisfatório de PLL de segunda ordem em extração de relógio. Dois exemplos de implementação, num caso prático, são incluídos

Abstract: Not informed.
Subject: Circuitos eletrônicos
Eletrônica
Language: Português
Editor: [s.n.]
Date Issue: 1983
Appears in Collections:FEEC - Dissertação e Tese

Files in This Item:
File SizeFormat 
Afonso_JoseAugustoFernandes_M.pdf4.38 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.